

# 一种快速瞬态响应的无片外电容 LDO 稳压器设计

陈忠学,唐 杰,章国豪

(广东工业大学 信息工程学院,广东 广州 510006)

**摘 要:** 基于 LDO 稳压器的的工作原理,设计了一种快速瞬态响应的无片外电容 LDO 稳压器电路。LDO 稳压器主要包括无运放带隙基准源、误差放大器、瞬态响应增强模块、功率调整管及 NMOS 管反馈网络。提出一种新结构的瞬态响应增强电路,加快功率调整管栅极的充放电速度,实现了快速瞬态响应。电路采用 TSMC 0.18  $\mu\text{m}$  标准 CMOS 工艺实现,版图尺寸为 190  $\mu\text{m} \times 210 \mu\text{m}$ ,后仿真结果表明:在输入电压为 3.3 V 时,输出电压为 2.15 V,轻载与满载之间跳变的建立时间最大为 0.6  $\mu\text{s}$ ,低频时 PSRR 为 -63 dB,压差为 50 mV。

**关键词:** 无片外电容;快速瞬态响应;NMOS 管反馈;LDO 稳压器

**中图分类号:** TN432

**文献标识码:** A

**文章编号:** 1000-7180(2016)12-0085-04

## Design of a Fast Transient Response and Capacitor-Free LDO Regulator

CHEN Zhong-xue, TANG Jie, ZHANG Guo-hao

(School of Information Engineering, Guangdong University of Technology, Guangzhou 510006, China)

**Abstract:** Based on the working principle of LDO regulator, a fast transient response and capacitor-free LDO regulator was designed. LDO regulator includes bandgap reference without amplifier, EA, transient response enhancement module, power regulator and NMOS transistor feedback network. A new structure of the transient response enhancement circuit is proposed to speed up the power adjustment transistor gate charge and discharge, and realize the fast transient response. The circuit is fabricated with TSMC 0.18  $\mu\text{m}$  CMOS process and has the layout size of 190  $\mu\text{m} \times 210 \mu\text{m}$ . The simulation results show that when the input voltage is 3.3 V, the output voltage is 2.15 V. Between light load and full load establishment of the maximum time for the 0.6  $\mu\text{s}$ . PSRR is -63 dB at low frequency, voltage difference is 50 mV.

**Key words:** capacitor-free; fast transient response; NMOS transistor feedback; LDO regulator

## 1 引言

随着片上系统(SOC)芯片的不断发展,对各个功能电路模块的性能要求也越来越高,而广泛应用于片上电源管理系统的无片外电容 LDO 稳压器,以其低功耗、易于实现及片外器件少等优点备受关注。稳压器在全负载范围内具有快速的瞬态响应是人们对无片外电容 LDO 研究的重点。由于 LDO 为系统其他电路模块提供精准的电压,因此其性能将直接影响到整个系统的性能<sup>[1]</sup>。

目前,对无片外电容 LDO 增强瞬态响应的诸多实现方案中,增大功率调整管栅端的压摆率和增加瞬态增强电路加快环路速度两种结构应用较多,其思想是增强对功率调整管栅极的充放电能力,加强瞬态响应。本文基于以上思想,结合使用 NMOS 管反馈网络<sup>[2]</sup>提出一种新结构的瞬态响应增强电路来实现结构简单、瞬态响应快、所占面积小的 LDO 稳压器电路,通过在瞬态响应增强网络电路中增加低值电容及电阻,即芯片面积少许增大,能够克服传统结构 LDO 中各个性能参数相互

**收稿日期:** 2016-03-02; **修回日期:** 2016-04-19

**基金项目:** 国家自然科学基金(面上项目)(61574049);“新一代宽带无线移动通信网”国家科技重大专项(ZX03001014)

制约的缺陷<sup>[3]</sup>.

## 2 LDO 的电路实现

所设计的快速瞬态响应无片外电容 LDO 稳压器电路由带隙基准源模块、误差放大器模块、瞬态响应增强模块、频率补偿电路、调整管及反馈网络构成. 误差放大器和调整管及反馈网络是 LDO 稳压器的核心电路, 瞬态响应增强网络是用来采集输出突变的电压, 转化电流后反馈给调整管的栅极, 加快瞬态响应速度<sup>[4]</sup>. LDO 稳压器的结构图如图 1 所示.




图 1 LDO 稳压器结构图

### 2.1 LDO 结构分析

根据 LDO 稳压器用途和性能要求, 最终得到一个不受外界包括电源电压纹波、环境温度、负载变化等干扰的精准电压, 各个单元电路结构非常重要. 为达到与温度无关的电压, 本文设计一种共源共栅电流镜且无运放结构的带隙基准电压源, 能够降低 MOS 管的沟道长度调制效应的影响, 提高电源抑制比. 其原理图如图 2 所示.




图 2 无运放带隙基准源

误差放大器是无片外电容 LDO 稳压器的一个重要电路模块, 连接带隙基准、输出功率调整管以及反馈电压, 构成反馈回路稳定输出电压.

目前常用的误差放大器有套筒式和折叠式放大器. 套筒式共源共栅误差放大器的输出摆幅和增益相对低, 误差放大器的输出摆幅影响到稳压器瞬态响应, 本文采用的是带自偏置的折叠式共源共栅单端输出误差放大器. 考虑到 LDO 稳压器的瞬态响应的速度, 选用 NMOS 管作为误差放大器的输入管, 因为在相同条件下, NMOS 管的迁移率高于 PMOS 管, 将有利于提高 LDO 响应速度. 误差放大器电路如图 3 所示.




图 3 误差放大器

稳压器的输出模块是由功率调整管 Mp 和反馈电路 Mn 管构成, 其反馈网络不同于目前常使用的两串联电阻反馈电路. 本文使用 NMOS 管作反馈网络, 没有将输出电压转移而是直接反馈给误差放大器, 相对减小了功耗和芯片面积, 如图 1 所示.

在 LDO 稳压器电路中存在一个反馈回路, 本文的环路反馈原理: 通过准确设置 Mn 管偏置栅压和宽长比, 使过驱动电压大于等于输出电压  $V_{out}$  的一半, 即满足式(1).

$$V_{out} = V_{DS-Mn} \leq 2(V_{GS} - V_{TH}) \quad (1)$$

Mn 管工作在深三极管区, 其漏电流  $I_{Mn}$  与  $V_{DS}$  关系为

$$I_{Mn} = \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH}) \cdot V_{DS} \quad (2)$$

在负载瞬态变化过程中, 当  $V_{out}$  降时, 将变小的  $V_{out}$  值直接反馈到误差放大器的正向端, 使误差放大器输出电压减小, 作用到功率调整管 Mp, 使其导通电流  $I_{Mp}$  和 Mn 管漏极电流  $I_{Mn}$  均增大,  $I_{Mn}$  的增大使  $V_{DS}$  即输出电压  $V_{out}$  增大, 形成负反馈. 同理, 当  $V_{out}$  增大时, 误差放大器正向端增大, 作用到功率管栅端的放大器输出电压增大,  $I_{Mp}$  和  $I_{Mn}$  减小,  $V_{DS}$  即  $V_{out}$  减小, 形成负反馈.



于 TSMC 0.18  $\mu\text{m}$  标准 CMOS 工艺实现, LDO 稳压器的版图照片如图 5 所示. 使用 Calibre PEX 对寄生参数提后仿真, 为满足更宽的工作温度范围及负载变化程度, 设计中 LDO 稳压器的仿真温度设为  $-45\sim 85^{\circ}\text{C}$ , 负载的轻载、满载变化设为  $50\ \mu\text{A}$  与  $50\ \text{mA}$ .




图 5 无片外电容 LDO 版图照片

在 Cadence 环境下对电路进行后仿真. 图 6 为稳压器的频率响应仿真结果, 可知, LDO 稳压器的环路增益为  $91\ \text{dB}$ , 增益带宽积为  $35.9\ \text{kHz}$ , 相位裕度为  $60.3^{\circ}$ .




图 6 LDO 的 AC 特性曲线

图 7 为 LDO 稳压器的负载瞬态响应结果, 可知稳压器轻载与满载之间跳变过冲及下冲分别为  $121\ \text{mV}$  和  $121\ \text{mV}$ , 其建立时间分别为  $0.53\ \mu\text{s}$  和  $0.6\ \mu\text{s}$ .

由 LDO 稳压器的电压差仿真结果可知, LDO 的电压差为  $47\ \text{mV}$ .

表 1 是本文无片外电容 LDO 稳压器的主要性能与相关文献的比较, 由表可知本文的 LDO 稳压器达到了很高的性能.

4 结束语

本文介绍了一种快速瞬态响应的无片外电容




图 7 LDO 的瞬态响应曲线

LDO 稳压器设计, 它基于以往的 LDO 稳压器结构,

表 1 无片外电容 LDO 的性能比较

| 性能参数                              | 文献[8] | 文献[6] | 文献[9]  | 本文   |
|-----------------------------------|-------|-------|--------|------|
| CMOS/ $\mu\text{m}$               | 0.5   | 0.18  | 0.18   | 0.18 |
| 下冲/ $\text{mV}$                   | 156   | 320   | 71.7   | 121  |
| 过冲/ $\text{mV}$                   | 145   | 370   | 195.3  | 121  |
| 电压差/ $\text{mV}$                  | 200   | —     | 200    | 47   |
| $\Delta V_{\text{out}}/\text{mV}$ | —     | 1     | 71.7   | 4    |
| 建立时间/ $\mu\text{s}$               | 50    | 8     | 1.9    | 0.6  |
| PSRR/ $\text{dB}$                 | -66   | —     | -29.65 | -63  |
| 面积/ $\text{mm}^2$                 | —     | —     | 0.05   | 0.04 |

增加一种瞬态增强电路, 加快了瞬态响应速度. 该电路使用 Cadence Spectre 工具进行后仿真, 结果表明 LDO 稳压器的负载响应建立时间最大为  $0.6\ \mu\text{s}$ , 电路工作稳定, 相位裕度为  $60.3^{\circ}$ . 与相关文献对比表中可看出, 本文 LDO 稳压器的性能指标优于同类 LDO 稳压器.

参考文献:

[1] 吕春燕. 无片外电容的低压差线性稳压器设计[D]. 长春: 吉林大学, 2015: 28-31.

[2] Leo C J, Raja M K, Je Minkyu. A ultra low-power capacitor-less LDO with high PSR[C] // 2013 IEEE MTT-S International Microwave Workshop Series on RF and Wireless Technologies for Biomedical and Healthcare Applications. Singapore: IEEE, 2013: 1-3.

[3] 毕查德. 拉扎维. 模拟 CMOS 集成电路设计 [M]. 西安: 西安交通大学出版社, 2002.

(下转第 92 页)

表 5 稳态寿命后三温测试结果(部分)

| 芯片编号  | 静态电流/ $\mu$ A | 工作电流/mA | tAVQV/ns |
|-------|---------------|---------|----------|
| B0702 | 714           | 76      | 31.2     |
| C0605 | 716           | 75.9    | 32.2     |
| C1004 | 545           | 76.6    | 26.9     |
| D0301 | 721           | 76.4    | 27.1     |
| D0302 | 702           | 76      | 27.6     |
| D0902 | 616           | 74      | 31.6     |
| 规范值   | 1 500         | 80      | 45       |

这 6 颗芯片顺利通过了 1 000 小时的高温寿命实验,说明了总数为 157 万的反熔丝在严苛的环境下没有发生一例失效.按照每个地址读取周期 45 ns 来计算,反熔丝 PROM 可以在严苛的环境下被全片读取 24.4 亿次而不发生失效,即每个编程后反熔丝或者未编程反熔丝均可经受 24.4 亿次读取电压的冲击而不发生失效.因此,该实验最终证明了新型反熔丝存储单元电路在编程过程中对未选中反熔丝的保护是非常有效的,证明了这种结构具有非常高的可靠性.

4 结束语

本文提出了一种新型星用高可靠性 MTM 反熔丝存储单元,并以此为基础研究了这种存储单元的编程方式.一系列的实验表明:在 256 K PROM 电路中采用本文所述新型存储单元,并按照本文所述编程方式对反熔丝进行编程,可以对未选中反熔丝实施有效保护,降低甚至彻底消除编程过程中对反熔丝造成的潜在损伤,提高了反熔丝的使用寿命,进而增加了 PROM 芯片整体的可靠性和使用寿命.

参考文献:

[1] 王长河. 航天电子系统中的电子元器件辐射效应分析及抗辐射对策[J]. 电子元器件应用, 2001,7(7):4-6.

(上接第 88 页)

[4] 谭林. 具有快速负载瞬态响应 LDO 设计[D]. 成都:电子科技大学,2013:27-53.

[5] 王帅. 无片外电容 CMOS 低压差稳压器的设计[D]. 长春:吉林大学, 2006:14-16

[6] 王常,吴震,邓朝勇. 一种无片外电容 LDO 的瞬态增强电路设计[J]. 电子设计工程,2013;21(4):14—18.

[7] Zared K, Qjidaa H, Zouak M. Full on-chip CMOS low dropout voltage regulator using MOS capacitor compensation [J]. Multimedia Computing and Systems (ICMCS), 2012,22(1):103-112.

[8] 杨洁,曾云. 一种快速瞬态响应的无片外电容 LDO 的设计[J]. 微电子学与计算机,2012,29(8):123—126.

[2] Zhang G, King Y, Elfoukhy S, et al. On-state reliability of amorphous silicon antifuses [C]// Electron Devices Meeting 1988. IEDM '88. Technical Digest, International. San Franciso,CA,1996;551-554.

[3] Nicollian P E, Hunter W R. Model for the leakage instability in unprogrammed amorphous silicon antifuse devices [C]//Reliability Physics Symposium, 1995. 33rd Annual Proceeding, IEEE International. IEEE, 1995: 42-47.

[4] Shih C C, Lambertson R, Hawley F, et al. Characterization and modeling of a highly reliable metal-to-metal antifuse for high-performance and high-density field-programmable gate arrays [C]// Reliability Physics Symposium, 1997. 35th Annual Proceedings. , IEEE International,Denver; IEEE, 1997;25-33.

[5] Kim J, Lee K. Three-transistor one-time programmable (OTP) ROM cell array using standard CMOS gate oxide antifuse [J]. Electron Device Letters, IEEE, 2003, 24(9): 589-591.

[6] 周霁, 孙武山. 256K PROM 电路技术研究[C]// 第十届全国抗辐射电子学与电磁脉冲学术年会论文集. 北京,2009.

[7] Data Sheet. UT28F256QL Radiation-Hardened 32K×8 PROM, Jnue 2005 [EB/OL]. [2016-01-09]. www.areoflex.com/radhard.

[8] 焦俊陶. 反熔丝型存储器设计技术研究[D]. 西安:电子科技大学, 2011.

[9] MIL-STD-883J. Test method standard microcircuits. USA;DEPARTMENT OF DEFENSE,2015.

作者简介:

孙杰杰 男,(1989-),硕士. 研究方向为抗辐照集成电路设计. E-mail:sunjieje1989@126.com.

[9] Suresh A,Sreehari R P,Debasish D. Fully on chip area efficient LDO voltage regulator [C]// IEEE Conference Publications. India;IEEE,2014;1-5.

[10] 胡玉松,冯全源. 一种高增益快速响应且无片外电容型 LDO 设计[J]. 电子器件,2015,38( 2) : 259 -263.

作者简介:

陈忠学 男,(1989-),硕士研究生. 研究方向为模拟集成电路设计. E-mail:czxue1015@qq.com.

唐 杰 男,(1991-),硕士研究生. 研究方向为模拟集成电路设计.

章国豪 男,(1964-),教授. 研究方向为射频、微波及毫米波单片电路及组件.